同步时序逻辑

同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always @ (posedge clock) 就是一个同步时序逻辑的触发条件, 表示由该 always 控制的begin end块中寄存器变量重新赋值的情形只有可能在 clock 正跳沿发生。

FPGA History and Future

FPGA 自上世纪 80 年代进入市场以来,就与通用 CPU、ASIC 乃至 GPU 竞争共存。FPGA 的低功耗、可编程、规格适中等特性,使其在市场中占据一席之地。本文分析了通信、HPC、数据中心等多个领域的现状,对市场、价格和竞品对比等方面进行了概要分析,并预测了 FPGA 未来的一些发展方向,对了解 FPGA 提供了很好的参考。

本文概要总结了 2019 年 9 月在斯坦福大学一次三小时讨论情况,其中汇聚了来自多家企业和研究机构的实践经验,包括 Zilog、Altera、Xilinx、Achronix、Intel、IBM、Stanford、MIT、伯克利、威斯康星大学、Technion、Fairchild、贝尔实验室、Bigstream、谷歌、DIGITAL(DEC )、SUN,诺基亚、SRI、日立、Silicom、Maxeler Technologies、VMware、施乐 PARC、思科等。上述各家并不对本文内容承担任何责任,只是在某种程度上激发了作者们的思考,进而构成了 FPGA 的多维发展之路。

FPGA(现场可编程门阵列,Field-Programmable Gate Arrays) 自诞生以来,就与 ASIC 社区纠缠不清。上世纪 80 年代中期,Ross Freeman 及其同事从 Zilog 处购买了该项技术,初创了面向 ASIC 仿真和教育市场的 Xilinx 公司。Zilog 来自于埃克森美孚石油公司,其创立源自于上世纪 70 年代人们对石油将在 30 年内耗尽的担忧——尽管时至今日这一说法依然大行其道。几乎与此同时,以类似技术为核心的 Altera 成立。

RISC-V是加州大学伯克利分校(University of California at Berkeley,以下简称UCB)设计并发布的一种开源指令集架构,其目标是成为指令集架构领域的Linux,应用覆盖IoT(Internet of Things)设备、桌面计算机、高性能计算机等众多领域。其产生是因为UCB的研究人员在研究指令集架构的过程中,发现当前指令集架构存在如下问题。

  • 绝大多数指令集架构都是受专利保护的,比如:x86、MIPS、Alpha,使用这些架构需要授权,限制了竞争的同时也扼制了创新。
  • 当前的指令集架构都比较复杂,不适合学术研究,而且很多复杂性是因为一些糟糕的设计或者背负历史包袱所带来的。
  • 当前的指令集架构都是针对某一领域的,比如:x86主要是面向服务器、ARM主要是面向移动终端,为此对应的指令集架构针对该领域做了大量的领域特定优化,缺乏一个统一的架构可以适用多个领域。
  • 商业的指令集架构容易受企业发展状况的影响,比如:Alpha架构就随着DEC公司的被收购而几近消失。
  • 当前已有的各种指令集架构不便于针对特定的应用进行自定义扩展。

为此,UCB的研究人员Krste Asanovic、Andrew Waterman、Yunsup Lee决定设计一种新的指令级架构,并决定以BSD授权的方式开源,希望借此可以有更多创新的处理器产生、有更多的处理器开源,并以此降低电子产品成本。

RISC-V自2014年正式发布以来,受到了包括谷歌、IBM、Oracle等在内的众多企业以及包括剑桥大学、苏黎世联邦理工大学、印度理工学院、中国科学院在内的众多知名学府与研究机构的关注和参与,围绕RISC-V的生态环境逐渐完善,并涌现了众多开源处理器及SoC采用RISC-V架构,这些处理器既有标量处理器,也有超标量处理器,既有单核处理器,也有多核处理器,本文接下来将简单介绍RISC-V架构的基本设计,随后将详细描述目前采用RISC-V架构的开源处理器与SoC。

下载地址

Files:
Date 2021-03-18
File Size 1.05 MB
Download 374

Xilinx Artix And Zynq UltraScale+ Cover

Xilinx的成本优化产品组合Zynq和Artix UltraScale+

如果你做FPGA,扩大份额并进一步进入市场的一种方法是发布一种新的COP或称作成本优化产品组合(cost-optimized portfolio)。这就是Xilinx(赛灵思)正在和TSMC(台积电)一起做的16nm Zynq和Artix UltraScale+系列产品的事情,这些产品给成本优化市场带来了更高的性能,更低的功耗以及更小的封装。

Xilinx Zynq和Artix UltraScale+成本优化战略

现在,Xilinx有了新的Zynq和Artix UltraScale+产品组合,这些产品是16nm UltraScale+器件(不是新的Xilinx Versal ACAP),但是是专门为成本优化和低功耗应用而设计的。

本周,Xilinx(赛灵思)数据中心集团发布了一些新技术,在重点分析被称为Xilinx Alveo SN1000的新型100GbE智能网卡(SmartNIC)前,我们先介绍一些更广泛的产品组合的更新。

Xilinx数据中心集团2021年春季公告

Xilinx数据中心集团2021年春季更新主要发布了三个公告。首先是前面提到的Alveo SN1000,接下来是被称为“Smart World”的AI视频分析平台,最后,Xilinx新出了一个加速算法交易解决方案。

Xilinx DCG Spring 2021

有一个重点,可能是影响最大的一个,甚至没有出现在Xilinx更新的幻灯片上,Xilinx将会有一个新的App Store。Xilinx正在开拓一个新的市场,如果你在Xilinx FPGA上开发IP模块或解决方案,你可以将其放在Xilinx公司的App Store中,那些购买了Xilinx FPGA的人可以进入App Store,然后购买IP并用在其硬件上,而无需自己从头开发这个IP,从而节省了整个开发周期的时间。