摘要:

该文的目的是研究如何应用FPGA这种大规模可编程逻辑器件实现FFT的算法.研制具有自己知识产权的硬件实时FFT信号处理器具有重要的理论意义和实用价值.该设计主要采用先进的基4-DIT算法研制一个具有实用价值的FFT实时硬件处理器.在FFT实时硬件处理器的设计实现过程中,利用递归结构以及成组浮点运算方式,解决了蝶形计算、数据传输和存储操作协调一致问题.合理地解决了位增长问题.同时,采用并行高密度乘法器和流水线(pipeline)工作方式,并将双端口RAM、只读ROM全部内置在FPGA芯片内部,使整个系统的数据交换和处理速率得以很大提高,实际合理地解决了资源和速度之间的相互制约问题.

下载地址

Files:

基于FPGA的FFT信号处理器的硬件实现

Date 2019-03-01
File Size 821.28 KB
Download 28

摘要:

以FPGA代替传统的单片机和外围扩展芯片,给出了CAN总线通信节点的详细设计方案.其中以SJA1000为CAN总线控制器、FPGA为主控制器,设计实现通信节点的硬件接口电路.基于对CAN总线控制器的功能分析,并应用Verilog语言进行软件设计,从而实现CAN节点之间的通信功能.

下载地址

基于FPGA的CAN总线通信节点设计

Date 2019-03-01
File Size 697.43 KB
Download 29

摘要:

FPGA和DSP通过带通采 样、I/Q支路的数字化和数字滤波进而实现基带信号数字波束合成(DBF)。为了更加合理地利用各种现代电子开发工具来充分发挥DSP突出的运算能力,以 及FPGA逻辑处理能力强、速度快的优点,可将二者结合使用。在FPGA中,首先利用高速高精度AD对中频调制信号进行带通采样,然后利用DDS对采集数 据进行I/Q分解并用数字滤波器进行滤波,然后对滤波后数据进行加权求和从而实现系统功能。在DSP中,主要进行波达方向估计,并用直接矩阵求逆算法计算 权值。实验结果表明,该方法硬件简单,软件配置灵活,并且性能良好,能很好的满足应用需要。

下载地址

基于FPGA和DSP的DBF实现

Date 2019-03-01
File Size 760.5 KB
Download 27

摘要:

介绍AES算法的原理以及基于FPGA的高速实现。结合算法和FPGA的特点,采用查表法优化处理了字节代换运算、列混合运算。同时,为了提高系统工作速度,在设计中应用了内外结合的流水线技术,并应用Altera公司的开发工具及芯片进行实际开发。

下载地址

基于FPGA的AES加密算法的高速实现

Date 2019-03-01
File Size 550.02 KB
Download 31

摘要:

介绍了在磁悬浮的主轴控制器中实现双CPU之间数据通信的双口RAM设计.采用复杂可编程逻辑器件(CPLD),用基于原理图和VHDL语言两者相结合的方法实现了多字节双口RAM的设计,并在设计过程中采用数字逻辑方法解决了2个CPU对双口RAM同时进行写操作时产生冲突的问题,在磁悬浮主轴控制器中获得了成功应用.

下载地址

基于CPLD的双口RAM设计与应用

Date 2019-03-01
File Size 783.48 KB
Download 22