摘要:

为了满足大量连续数据加解密的 要求以及提高加密算法安全性的要求,采用有限状态机和流水线等关键技术,设计并实现了基于FPGA的3DES加密算法的加密电路.在Xilinx Virtex4系列的FPGA平台上采用ISE 10.1开发工具实现仿真验证和逻辑综合.结果表明,3DES加密系统的加解密速度可以达到860.660Mb/s,提高了加解密速度,并且有效减少了资 源占用率.最终,系统可广泛应用于网络安全产品及其他安全设备中.

下载地址

Files:

一种基于FPGA的3DES加密算法实现

Date 2019-03-01
File Size 885.2 KB
Download 233