摘要:

为了减小无人机数据链中的码间干扰,适应数据链对传输速度的要求,利用Verilog HDL设计DLMS算法,并在其中加入脉动阵结构,完成了均衡器的高速实现.仿真表明所设计的均衡器的最高频率可达298.063 MHz,这为以后设计更高频率或其他类型的高速均衡器指明了方向.

下载地址

Files:

DLMS算法的脉动阵结构设计及FPGA实现

Date 2019-03-01
File Size 1.13 MB
Download 167